


Микросхема синтезатора частоты на основе схемы ФАПЧ



Основные характеристики микросхемы:

- Напряжение питания от 4,5 В до 5,5 В
- Диапазон рабочих частот 10МГц-1400МГц
- Диапазон опорных частот до 50 МГц
- Коэффициент деления входной частоты:
- для 1508ПЛ10АТ от 240 до 65535
- для 1508ПЛ10БТ от 240 до 1048575
- Коэффициент деления опорной частоты:
- для 1508ПЛ10АТ 100,200,400,500,800,1000,1600
- для 1508ПЛ10БТ 10, 50, 100, 200, 20, 40, 80, 160, 320, 640, 500, 1000, 2000, 400, 800, 1600, 125, 625, 1250, 2500, 250
- Температурный диапазон:

XX – неделя выпуска YY – год выпуска

Обозначение	Диапазон
1508ПЛ10А(Б)Т	минус 60…125 °C
К1508ПЛ10А(Б)Т	минус 60…85 °C
К1508ПЛ10В(Г)Т	085 °C

<u>Примечание.</u> Микросхема К1508ПЛ10ВТ является полным аналогом К1508ПЛ10АТ с другим температурным диапазоном. Соответственно К1508ПЛ10ГТ аналогом К1508ПЛ10БТ.

Тип корпуса:

- 14 выводной металлостеклянный корпус 401.14-5

Общее описание и области применения микросхемы

Микросхема состоит из ниже перечисленных блоков:

- Прескалер (предделитель)
- Поглошающий счетчик
- Основной делитель
- Делитель опорной частоты
- Фазовый детектор
- Усилитель входной частоты
- Источник тока
- Сдвиговый регистр

Описание выводов

Таблица 1

Вывод	Условное обозначение	Описание
1	GND	Общий
2	W	Запись данных из сдвигового регистра в регистр хранения
3	Clk	Сигнал синхронизации ввода данных в сдвиговый регистр
4	Di	Ввод данных в сдвиговый регистр
5	Fdiv1	Выход делителя на 100 опорного канала
6	OSC1	Вход кварцевого генератора
7	OSC2	Выход кварцевого генератора
8	Ucc	Напряжение питания
9	Fdiv3	Вход\Выход делителя основной частоты
10	VCO	Вход усилителя основной частоты
11	Lock Fd1	Выход фазового детектора
12	Down Fd2	Выход фазового детектора
13	Up Fd3	Выход фазового детектора
14	Fdiv2	Вход\Выход делителя опорного канала

Структурная блок-схема микросхемы




Рисунок 1. Структурная блок-схема

<u>Примечание</u>

Все элементы схемы имеют электрическую связь с соответствующими контактными площадками

Описание функционирования микросхемы

Описание работы микросхемы.

При использовании микросхемы в синтезаторе частоты с фазовой автоподстройкой, частота управляемого генератора определяется по формуле:

f= f_{RFF}•K/K_{RFF}

где: f- частота основного сигнала;

f_{REF} - частота опорного сигнала;

К - коэффициент деления основной частоты;

K_{REF} - коэффициент деления опорной частоты.

Микросхемы 1508ПЛ10АТ и 1508ПЛ10БТ предусматривают 3 способа задания опорного сигнала:

- с генератора синусоидального сигнала амплитудой не менее 150 мВ (среднеквадратичное значение) через разделительный конденсатор 1нФ на вход OSC1. Выход OSC2 висит в воздухе.
- с генератора цифровых сигналов напрямую на вход OSC1. Выход OSC2 висит в воздухе.
- с помощью внешнего кварцевого резонатора, который подключается к выводам OSC1 и OSC2, при этом не требуется дополнительных конденсаторов на землю. Рабочая частота кварцевого резонатора должна быть в пределах от 1 МГц до 20 МГц.

Описание микросхемы 1508ПЛ10АТ

Коэффициент деления опорной частоты f_{REF} по входу OSC1 (6) задается через управляющее слово на входе Di (4) согласно таблице 4 (биты K_{REF} 2, K_{REF} 1, K_{REF} 0). Коэффициент деления входной частоты по входу VCO (10) задается через управляющее слово на входе Di (4) биты 1-16. Распределения управляющих битов дано в таблице 2.

Загрузка данных производится с помощью 19 разрядного слова. Загрузка начинается со старшего разряда коэффициента деления опорной частоты (К_{REF}2) и заканчивается младшим разрядом коэффициента деления основной частоты КО. Ввод каждого разряда сопровождается тактовым импульсом по входу СІк. Загрузка данных в регистре происходит по отрицательному фронту сигнала синхронизации. После окончания загрузки 19 разряда ввод управляющего кода производится по поступлению на вход W микросхемы импульса записи данных в регистр хранения. При этом количество тактовых импульсов по входу СІк может быть больше 19, но значимыми разрядами будут последние 19. В данном режиме работы используется 16 разрядов ДПКД основного канала.

При выставленном сигнале W=1 регистр загрузки открыт, загрузка данных в регистр происходит по наличию тактовых импульсов по входу Clk. Временная диаграмма загрузки данных в микросхему приведена на рисунке 2.




Рисунок 2 Временная диаграмма загрузки данных в микросхему.

Описание выводов микросхемы 1508ПЛ10АТ.

Вывод Fdiv1 используется как выход делителя опорной частоты с постоянным коэффициентом деления равным 100.

Вывод Fdiv2 используется как выход делителя опорной частоты с заданным в управляющем регистре коэффициентом деления.

Вывод Fdiv3 используется как выход делителя основной частоты с заданным в управляющем регистре коэффициентом деления.

Вывод Fd1 используется как контрольный выход Look фазового детектора.

Вывод Fd2 используется как выход Down фазового детектора.

Вывод Fd3 используется как выход Up фазового детектора.

Все выходы функционируют в режиме открытых стоков. Все выходы кроме сигнала Up необходимо притягивать к питанию. Выход Up притягивается к земле. Номиналы резисторов выбираются исходя из значений выходных токов: для выходов Fdiv1, Up, Dn выходной ток 0,8 мА (предельно-допустимый резистор 4 кОм), для выходов Fdiv2, Fdiv3, Lock - 1,6 мА (предельно-допустимый резистор 2 кОм).




Рисунок 3 Типовая схема включения микросхемы 1508ПЛ10АТ с внешним опорным генератором и токовым выходом фазового детектора, а также полным контролем работы микросхемы

1508ПЛ10АТ - включаемая микросхема;

G1, - источники постоянного напряжения, U_{CC} = 5 B ±10%;

G2, - источники постоянного напряжения, U_{CC} = 2,5 B ±10%;

ОУ* - операционный усилитель;

С1*, С2* - конденсаторы фильтра,

R1, R2* - резисторы, R1= 3,5 кОм $\pm 1\%$ (E96)

R2= резистор фильтра

^{*-} Параметры фильтра определяются в зависимости от требуемых характеристик системы ФАПЧ

Описание микросхемы 1508ПЛ10БТ

Микросхема 1508ПЛ10БТ имеет следующие особенности:

- 1 Расширенный коэффициент деления основного сигнала
- 2 Расширенный коэффициент деления опорного сигнала
- 3 Управление функцией входа/выхода Fdiv2, Fdiv3
- 4 Управление полярностью фазового детектора
- 5 Управление токовым выходом фазового детектора
- 6 Управление шириной мертвой зоны
- 7 Управление выходами
- 8 Тестовые режимы работы микросхемы

1 Коэффициент деления входной частоты по входу VCO (10) задается через управляющее слово на входе Di (4) биты 1-16, 20-23. Распределение управляющих битов дано в таблице 2.

Загрузка данных производится с помощью 38 разрядного слова. Загрузка начинается со старшего 38 разряда. Тестовые разряды 31-35 пользователем устанавливаются в нуль (описание тестовых режимов дано в таблице 3). Ввод каждого разряда сопровождается тактовым импульсом по входу Сlk. Загрузка данных в регистре происходит по отрицательному фронту сигнала синхронизации Clk. После окончания загрузки 38 разряда биты с 1-25 загружаются по уровню «1» сигнала W, а биты с 26-38 по заднему фронту W. При этом количество тактовых импульсов по входу Clk может быть больше 38, но значимыми разрядами будут последние 38.

При выставленном сигнале W=1 регистр загрузки открыт, загрузка данных в регистр происходит по наличию тактовых импульсов по входу Clk Временная диаграмма загрузки данных в микросхему приведена на рисунке 2.

- 2 Коэффициент деления опорной частоты f_{REF} по входу OSC1 (6) задается через управляющее слово на входе Di (4) согласно таблицам 5, 6 (биты $K_{REF}4$, $K_{REF}3$, $K_{REF}2$, $K_{REF}1$, $K_{REF}0$).
- 3 В микросхеме предусмотрено использование фазового детектора в отдельности от всех остальных частей микросхемы, для этого необходимо перейти в режимы Кв и Кпо (см. таблицу 3) и подать сигналы на входы Fdiv2 и Fdiv3.
 - 4 Управление полярностью фазового детектора

При выставленном управляющем разряде К_П=1 полярность выводов фазового детектора меняется на противоположную.




Рисунок 4 Диаграмма прямой и обратной полярности фазового детектора

5 В микросхеме предусмотрен режим токового выхода фазового детектора (ФД), для этого необходимо переключится в режим Клт (см. таблицу 3) и на выход Dn подключить резистор R на землю, номинал которого не должен превышать 3,01 кОм. Рекомендуемый резистор 3,01 кОм из ряда Е96, при этом номинал втекающего и вытекающего токов составит 1 мА. Для проверки тока утечки фазового детектора предусмотрен режим Кz перехода фазового детектора в третье состояние.

6 В микросхеме предусмотрено управление величиной «мертвой зоны», как указано в таблице 6 и определяется потребителем. На рисунке 5 представлена диаграмма, поясняющая значение «мертвой зоны».




Рисунок 5 Диаграмма к поясниению термина «мертвой зоны».

7 В микросхеме предусмотрен управляющий разряд Кок, который переводит (см. таблицу 3) все выходы в активные логические состояния (КМОП выходы), т.е. для получения выходного сигнала не требуется внешних резисторов.

Вывод Fdiv1.

Вывод Fdiv1 используется как выход предделителя опорной частоты с коэффициентом деления определяемым управляющим кодом (см. таблицу 6). В микросхеме тип выхода, КМОП - выход или выход с открытым стоком, задается битом №28 (Кок) регистра управления (см. таблицу 3). При Кок = лог «0» вывод Fdiv1 выход с открытым стоком. Рекомендуемый нагрузочный резистор не менее 4 кОм.

Вывод Fdiv2.

Вывод Fdiv2 используется как выход делителя опорной частоты с заданным в управляющем регистре коэффициентом деления (см. таблицу 5) или как независимый вход опорной частоты фазового детектора. В микросхеме функциональное назначение вывода Fdiv2 задается битом №3 (Кв) регистра управления. При Кв = лог «0» вывод Fdiv2 выход. Тип выхода, КМОП - выход или выход с открытым стоком, задается битом №28 (Кок) регистра управления (см. таблицу 3). При Кок = лог «0» вывод Fdiv2 выход с открытым стоком.

Вывод Fdiv3.

Вывод Fdiv3 используется как выход делителя основной частоты с заданным в управляющем регистре коэффициентом деления или как независимый вход основной частоты фазового детектора. В микросхеме функциональное назначение вывода Fdiv3 задается битом №6 (Кпо) регистра управления. При Кпо = лог «0» вывод Fdiv3 выход. Тип выхода, КМОП - выход или выход с открытым стоком, задается битом №28 (Кок) регистра управления (см. таблицу 3). При Кок = лог «0» вывод Fdiv3 выход с открытым стоком.

Вывод Fd1.

Вывод Fd1 используется как контрольный выход Look фазового детектора. В микросхеме тип выхода, КМОП-выход или выход с открытым стоком, задается битом №28 (Кок) регистра управления. При Кок = лог «0» вывод Fd1 выход с открытым стоком.

Вывод Fd2.

Вывод Fd2 используется как выход Down фазового детектора или как вход задания выходного тока фазового детектора. Функциональное назначение вывода Fd2 задается битом №7 (Клт) регистра управления (см. таблицу 3). При Клт= лог «0» вывод Fd2 выход, при Клт= лог «1» вывод Fd2 вход, рабочий ток фазового детектора определяется по формуле I_{FD} =3B/ R_{in} , рекомендуемое значение внешнего резистора от 2кОм до 30кОм, резистор подключается к общему проводу.

В микросхеме при Клт = лог «0» тип выхода, КМОП-выход или выход с открытым стоком, задается битом №28 (Кок) регистра управления. При Кок = лог «0» вывод Fd2 выход с открытым стоком.

Вывод Fd3.

Вывод Fd3 используется как выход Up фазового детектора. В микросхеме тип выхода, КМОП - выход или выход с открытым стоком, задается битом №28 (Кок) регистра управления (см. таблицу 3). При Кок= лог «0» вывод Fd3 выход с открытым стоком и активной лог. «1» (выходной транзистор Р-типа).

8 Тестовые режимы используются только для тестирования микросхемы.




Рисунок 6 Типовая схема включения микросхемы 1508ПЛ10БТ с внешним опорным генератором и токовым выходом фазового детектора, а также полным контролем работы микросхемы

1508ПЛ10БТ - включаемая микросхема;

G1, - источники постоянного напряжения, U_{CC} = 5 B ±10%;

C1, C2 - конденсаторы, C1*= 10 $H\Phi \pm 5$ %;

 $C2*= 100 \text{ H}\Phi \pm 5 \%$;

R1, R2 - резисторы, R1= $3.01 \text{ кОм } \pm 1\%$ (E96)

 $R2*=10 \text{ кOm } \pm 2\%$

* - Параметры фильтра определяются в зависимости от требуемых характеристик системы Фазовой автоподстройки частоты (ФАПЧ).

Управляющие биты регистра команд при реализации данной схемы должны иметь следующие значения: KB= лог <0», K0», K0», K1», K3= лог <1».

Значения управляющих битов FD1, FD2 и Кп определяются разработчиком в соответствии с применяемым ГУН и требуемыми свойствами системы ФАПЧ в целом.

Коэффициент деления по опорному каналу определяется как произведения коэффициентов указанных в таблицах 5 и 6.

Коэффициент деления по основному каналу определяется значением числа указанного в разрядах К0-К19 таблице 2.

Таблица 2 Распределение содержимого управляющего кода.

ИС	Разряды	ение содержимого управля Разряды	Принадлежность
710	регистра	управляющего кода	Принадлежноств
	38	T_Amp_pres	
	37	T_Fop_o	Тестовые
	36	T_vr	— режимы
. •	35	T_Pd	режимы
0E	34	T_Del_m	
1508ПЛ10Б	33	Kz	
	32	FD1	
90	31	FD0	
15	30	Кв	Разряды
15	29	Кп	управления
	28	Кок	
	27	Кпо	
	26	Клт	
Б	25	K _{REF} 4	Дополнительные старшие 2 разряда коэффициента деления
10	24	K _{REF} 3	опорного канала
듣	23	K19	•
1508ПЛ10Б	22	K18	— Дополнительные старшие 4
2(21	K17	разряда коэффициента деления
~	20	K16	основного канала
	19	K _{REF} 2	16 a a da da
	18	K _{REF} 1	Коэффициент деления опорного
	17	K _{REF} 0	— канала
	16	K15	
	15	K14	
	14	K13	Коэффициент деления
	13	K12	основного канала
)A)B	12	K11	
1508ПЛ10А 1508ПЛ10Б	11	K10	
	10	К9	
08 08	9	К8	
15 15	8	К7	
• •	7	К6	
	6 5	К5	Коэффициент деления
	5	К4	основного канала
	4	К3	7
	4 3 2	К2	7
	2	К1	
	1	КО	

Таблица 3 Значение управляющих разрядов (33-26 разряды управляющего кода)

			разрядов (33-26 разряды управляющего кода)
Nº	Обозначение	Разряд управляющего кода	Значение
1, 2	FD1, FD0	32, 31	Соответствие кода FD1, FD0 и ширины импульса «мертвой зоны» приведена в таблице 4.
3	Кв	30	Разряд управления функцией вывода Fdiv2(14) 0 - вывод работает как выход 1 - вывод работает как вход
4	Кп	29	Разряд управления полярностью выводов ЧФД 0 - прямая полярность 1 - обратная полярность
5	Кок	28	Разряд управления типом выводов 0 - открытый сток (см. назначение выводов) 1 - КМОП выход
6	Кпо	27	Разряд управления функцией вывода Fdiv3(9) 0 - вывод работает как выход 1 - вывод работает как вход
7	Клт	26	Разряд управления источником тока 0 - источник тока на выводах ЧФД выключен 1 - источник тока на выводах ЧФД включен В этом режиме ЧФД имеет один выход, а к выходу Dn должен быть подключен внешний токозадающий резистор
8	Kz	33	Разряд управления «Z-состоянием» Фазового Детектора. 0 - режим выключен 1 - режим включен
9	T_Amp_pres	38	Проверка усилителя входной частоты и прескалера. Выход Enable – Fdiv1, входной сигнал подается на вход VCO. Коэффициент деления Enable – 248. 0 - режим выключен 1 - режим включен
10	T_Fop_o	37	Обход кварцевого осциллятора 0 - стандартный режим 1 - обход
11	T_vr	36	Проверка опорного напряжения на выходе Up Совместно с режимом T_Del_m, проверка погло- ающего счетчика по выходу Fdiv1 ширина нуля. 0 - режим выключен 1 - режим включен
12	T_Pd	35	Проверка режима PowerDown. 0 - режим выключен 1 - режим включен
13	T_Del_m	34	Проверка основного и поглощающего делителей. Основной счетчик проверяется по выходу Fdiv3, поглощающий по ширине нуля выхода Fdiv1. Входной сигнал подается на вход Di. 0 - режим выключен 1 - режим включен

Таблица 4 Коэффициенты деления опорного канала микросхемы 1508ПЛ10А

K _{REF} 2	K _{REF} 1	K _{REF} 0	Коэффициент
0	0	0	1600
0	0	1	800
0	1	0	400
0	1	1	200
1	0	0	2000
1	0	1	1000
1	1	0	500
1	1	1	100

Таблица 5 Коэффициенты деления опорного канала микросхемы 1508ПЛ10Б

K _{REF} 4	K _{REF} 3	K _{REF} 2	K _{REF} 1	K _{REF} 0	Коэффициент
0	0	0	0	0	160
0	0	0	0	1	80
0	0	0	1	0	40
0	0	0	1	1	20
0	0	1	0	0	200
0	0	1	0	1	100
0	0	1	1	0	50
0	0	1	1	1	10
0	1	0	0	0	1280
0	1	0	0	1	640
0	1	0	1	0	320
0	1	0	1	1	160
0	1	1	0	0	1600
0	1	1	0	1	800
0	1	1	1	0	400
0	1	1	1	1	80
1	0	0	0	0	1600
1	0	0	0	1	800
1	0	0	1	0	400
1	0	0	1	1	200
1	0	1	0	0	2000
1	0	1	0	1	1000
1	0	1	1	0	500
1	0	1	1	1	100
1	1	0	0	0	2000

K _{REF} 4	K _{REF} 3	K _{REF} 2	K _{REF} 1	K _{REF} 0	Коэффициент
1	1	0	0	1	1000
1	1	0	1 0		500
1	1	0	1	1	250
1	1	1	0	0	2500
1	1	1	0 1	1	1250
1	1	1		0	625
1	1	1	1	1	125

Таблица 6 Коэффициенты деления опорного канала для выхода Fdiv1 микросхемы 1508ПЛ10Б

K _{REF} 4	K _{REF} 3	Коэффициент
0	0	10
0	1	80
1	0	100
1	1	125

Таблица 7 Соответствие кода FD1, FD0 и ширины импульса «мертвой зоны» микросхемы 1508ПЛ10Б

FD1	FD0 Ширина импульса			
0	0	17 нс		
0	1	29 нс		
1	0	52 нс		
1	1	100 нс		

Предельно допустимые характеристики микросхемы

Таблица 8

Nº	Наименование	Обозначение		ельно- ый режим	-	ельный ким	Ед-цы
п/п	параметра	параметра	не менее	не более	не менее	не более	измер
1	Напряжение питания	U _{CC}	4,5	5,5	-	7	В
2	Входное напряжение низкого уровня по цифровым выводам	U _{IL}	-	0,8	минус 0,3	-	В
3	Входное напряжение высокого уровня по цифровым выводам	U _{IH}	2,4	-	-	U _{CC} +0,3	В
4	Частота основного сигнала	f	10	1400	-	-	МГц
5	Частота опорного сигнала при входном цифровом сигнале	f _{REF}	-	50	-	-	МГц
6	Частота опорного сигнала при входном сигнале U _{RMS (OSC1)}	f _{REF (RMS)}	4	15	ı	-	МГц
7	Среднеквадратичное значение входного напряжения, на выводе 10	U _{I_RMS}	0,2	0,5	минус 0,3*	U _{CC} +0,3	В
8	Среднеквадратичное значение входного напряжения, на выводе 6	U _{RMS_(OSC1)}	150	-	-	-	мВ
9	Емкость нагрузки	C _L	-	25	-	-	пФ

Стойкость к воздействию статического электричества 2 кВ.

Электрические параметры микросхемы

Таблица 9

Nº	Наименование	Обозначение	Условия	Норма п	араметра	ı
п/п	параметра	параметра	измерения	Мин.	Макс.	измер
11/11	1508ПЛ10AT,		измерения	IVIVIT.	iviano.	измср
	Входной ток низкого	13001111001				
1	уровня на цифровых выводах	I _{IL}	U _I = 0 B на выводах 2, 3, 4	-	±1	мкА
2	Входной ток высокого уровня на цифровых выводах	I _{IH_C}	U _I = 5,5 B на выводах 2, 3, 4	-	±5	мкА
3	Входной ток высокого и низкого уровней на аналоговых выводах	I _{IH_A} I _{IL_A}	U _I = 5,5 B на выводе 6	-	±50	мкА
4	Динамический ток потребления	l _{occ}	f _{OSC1} = 15 ΜΓμ; f= 700 ΜΓμ f _{OSC1} = 15 ΜΓμ;	-	30 45	мА
5	Статический ток потребления	I _{ccs}	f= 1400 МГц	-	60	мА
6	Ток утечки низкого уровня на входе VCO	I _{ILL}		-	15	мкА
	1508ПЛ10АТ	•				
	Выходное напряжение		на выводах Fdiv1 (5), Fd2 (9) I _{OL} = 0,8 мА	-	0,45	
7	низкого уровня		на выводах Fdiv2(11), Fdiv3(12), Fd1(14) I _{OL} = 1,6 мА	-	0,45	В
8	Выходное напряжение высокого уровня		I _{OL} = 0,8 мА	4,05	-	В
9	Коэффициент деления основной частоты	К		240	65 535	
10	Коэффициент деления опорной частоты	K _{REF}		100	2 000	
	1508ПЛ10БТ			T	1	1
44	Выходное напряжение		на выводах Fdiv1 (5), Fd2 (9) I _{OL} = 0,8 мА	-	0,45	
11	низкого уровня		на выводах Fdiv2(11), Fdiv3(12), Fd1(14) I _{OL} = 1,6 мА	-	0,45	В
40	Выходное напряжение		на выводе 13, на выводах Fdiv1 (5), Fd2 (9) I _{OL} = 0,8 мА	4,05	-	
12	высокого уровня		на выводах Fdiv2(11), Fdiv3(12), Fd1(14) I _{OL} = 1,6 мА	4,05	-	В

Nº	Наименование	Обозначение	Условия	Норма п	араметра	Ед-цы
п/п	параметра	параметра	измерения	Мин.	Макс.	измер
13	Опорное напряжение в режиме тестового токового выхода Fd3 (13)	$U_{REF_{T}}$		1,15	1,25	В
14	Выходной ток фазового детектора в режиме токового выхода		R _{вн} =3,01 кОм на выводе 13	0,93	1,07	мА
15	Ток утечки фазового детектора в режиме	lou so	на выводах 11, 12,	-	5	нА
13	токового выхода	I _{OL_FD}	13	-	100	пд
16	Ток потребления в состоянии «Выключено»	I _{CCZ}	на выводе 8	-	1	мкА
17	Частота следования импульсов в режиме "входов"	f_{DIV}	на выводах Fdiv2 (14), Fdiv3(9)	-	5	МГц
18	Относительная погрешность втекающего и вытекающего тока фазового детектора в режиме токового выхода	ΔX_{FD}	U _I >1,2 B, U _I < U _{CC} -1,2 В на выводе 13	-	2	%
19	Коэффициент деления основной частоты	K		240	1 048 575	
20	Коэффициент деления опорной частоты	K_REF		10	2 500	

Габаритный чертеж микросхемы




Рисунок 7 - Корпус 401.14-5

Информация для заказа

Обозначение микросхемы	Маркировка	Тип корпуса	Температурный диапазон
1508ПЛ10АТ	1508ПЛ10АТ	401.14-5	минус 60125 °C
К1508ПЛ10АТ	К1508ПЛ10АТ	401.14-5	минус 6085 °С
К1508ПЛ10ВТ	К1508ПЛ10АТ [●]	401.14-5	085 °C
1508ПЛ10БТ	1508ПЛ10БТ	401.14-5	минус 60125 °C
К1508ПЛ10БТ	К1508ПЛ10БТ	401.14-5	минус 6085 °С
К1508ПЛ10ГТ	К1508ПЛ10БТ [●]	401.14-5	085 °C

Микросхемы с приемкой «ВП» дополнительно маркируются ромбом. Микросхемы, название которых содержит в начале букву «К» имеют приемку «ОТК».